記事 ID: 000084905 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/06/10

クロック・クロッシング・ブリッジ IP を MLAB のArria 10 デバイスに実装できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

M20K RAM はクロック・クロッシング・ブリッジ IP の実装の唯一のオプションですが、Quartus®® Prime 開発ソフトウェアでは、以下に示す手順でクロック・クロッシング・ブリッジ IP の実装に MLAB を使用するように指示できます。

altera_avalon_dc_fifo.v@Line 152:
From: (*ramジオン="no_rw_check" *) reg [PAYLOAD_WIDTH - 1: 0] mem [DEPTH - 1: 0];
To:(* ramnuma="no_rw_check, MLAB" *) reg [PAYLOAD_WIDTH - 1: 0] mem [DEPTH - 1: 0];

解決方法 M20K および MLAB のオプションは、インテル® Quartus®® Prime 開発ソフトウェアの今後のリリースで追加される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。