記事 ID: 000084887 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

推論されたメモリーが、ロジックセルに実装されている際に、書き込み動作中に予期しないリード処理を実行するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 11.1 以降の問題により、HDL コードから推論されたメモリーが、RAM からロジックセルに変換された場合、書き込み中の読み取り動作が不正である可能性があります。 メモリーは、オート RAM から Logic Cell Conversion オプションがオンになっている場合に変換されることがあります。

解決方法

この問題を回避するには、 ロジックセルへの自動 RAM 変換オプションを オフにします。

推論された RAM は、合成属性を . ramstyle logic

属性の詳細については ramstyle 、Quartus® II 統合合成ハンドブック の「Quartus® II 統合合成」の章を参照してください。

関連製品

本記事の適用対象: 29 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
インテル® Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。