記事 ID: 000084885 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/07/01

SOF プログラミング・ファイルを読み込んだ後に PCIe 開発キットがリンクを列挙したり表示したりしないのはなぜですか?

環境

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 一部の BIOS と一部の OS、特に CentOS 6 の問題により、BIOS/OS 検出フェーズが完了した後でFPGAが設定されている場合、リンクは PCI® Express のAltera®ハード IP を自動的に列挙できません。
    解決方法

    マザーボードのリセットボタンを押してウォームリセットを実行します (FPGA画像を保持できるように電源がオンになっている状態を維持します)。ほとんどの場合、BIOS/OS は接続されているデバイスを再検出し、PCIe* リンク上でFPGAを確認できます。

    または、BIOS/OS 検出フェーズがコールドリセットから開始する前に (100ms 以内) 開発キットが設定されていることを確認します。これを行うには、開発キットに外部電源を供給し、FPGAが設定された後はマザーボードの電源のみをオンにするか、FPP モードを使用してFPGAを設定してください。

    関連製品

    本記事の適用対象: 16 製品

    Stratix® V GX FPGA
    Cyclone® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® V E FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。