記事 ID: 000084884 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/09/11

クリティカル警告: ピンmem_clk[0]は、ピンから内部セルへのCyclone® IV E 入力遅延を 1 に設定する必要があります

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 10.0 以前を使用して、Cyclone® IV デバイスの DDR2 ハイパフォーマンス・コントローラーを実装する際、およびデザインがハイブリッド・モードで実装されている場合、タイミング・アナライザーでこの警告が表示される場合があります。例えば、DQ ピンの両側と行 I/O、および「mem_clk」をサイド I/O に配置すると、クロックピンの遅延チェーンを 1 に設定する必要があります。そのため、この重要な警告が表示されます。

解決方法

この重要な警告を削除するには、QSF ファイルに以下の割り当てを追加します。

set_instance_assignment -name PAD_TO_CORE_DELAY 1 ~ mem_clk[0]

この問題は、Quartus® II ソフトウェア・バージョン 10.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。