記事 ID: 000084879 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/07

Arria II GX PCIe サンプルデザインでは、pll_lockedエラッタの問題が考慮されていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

はい。Arria® II GX デバイス用の altpcie_serdes_rs.v ファイルを使用する場合、コードは、Arria II GX エラッタから入手可能なpll_locked_soft_logicと同様にtx_digitalresetを保持するように設計されています。この問題を解決するために、追加のユーザーロジックは必要ありません。

このエラーに関する詳細については、Arria II GX エラッタシートの「トランスミッター PLL ロック (pll_locked) ステータス信号」セクションを参照してください。

Arria II GX エラッタ・シート(PDF)

 

解決方法

 

関連製品

本記事の適用対象: 1 製品

Arria® II GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。