記事 ID: 000084869 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

SOPC Builder の PCIe* 64 ビット・Avalon・マスターで 32 ビットの Avalon-MM スレーブ・コンポーネントを使用して読み取りを行うと、バイト可能な信号が 2 つのアクセスアドレスを切り替えられません。どうしてですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SOPC Builder のバグにより、2 つの読み込みトランザクション間でバイト可能な値は変更されません。
PCIe*® master はスレーブ (32/16/8 ビット Avalon スレーブ) よりもバス幅が広くなっています。

この問題はインテル® Quartus® ソフトウェアに存在します。® SOPC Builder を使用した II ソフトウェア・デザイン。

この問題を回避するには、Avalonを追加します。®-PCIe マスターとスレーブ間の -MM パイプライン・ブリッジ。

この問題は Qsys で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。