記事 ID: 000084853 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/19

シリアル・コンフィグレーション・デバイス (EPCS) の高速読み込みタイミング情報とは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下の表に、EPCS16、EPCS64、および EPCS128 コンフィグレーション・デバイスの高速読み込みタイミング情報を示します。EPCS1 と EPCS4 は、高速読み込み操作をサポートしません。

シンボル

パラメーター

分

最大

ユニット

fRCLK

読み取りバイト動作時のクロック周波数 (FPGA またはエンベデッド・プロセッサーからの)

—

20

Mhz

fCLK

高速リードクロック周波数

—

40

Mhz

tCH

DCLK ハイタイム

11

—

Ns

Tcl

DCLK 低時間

11

—

Ns

TODIS

読み込み後の出力無効時間

—

8

Ns

tnCLK2D

データへのクロック立ち下がりエッジ

—

8

Ns

関連記事

関連製品

本記事の適用対象: 2 製品

インテル® プログラマブル・デバイス
インテル® FPGA コンフィグレーション・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。