記事 ID: 000084847 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/05/05

Altera® PLL リコンフィグレーション・メガファンクションからの読み込みが失敗するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Altera® PLL リコンフィグレーション・メガファンクションの Avalon®-MM スレーブ・ポートから読み出しを実行すると、 Avalon インターフェイス仕様 (PDF) に指定されているとおりにmgmt_waitrequestが正しくアサートされず、Avalon-MM マスターが誤ったデータを読み込むことになります。

解決方法

Quartus® II 12.0sp2、2.dp9d のパッチは、以下のリンクからダウンロードできます。

このパッチは、関連ソリューション「Quartus® II ソフトウェア・バージョン 12.0sp2 で Stratix® V、Arria® V、Cyclone® V デバイスの既知のソフトウェア問題に対処する方法」から入手可能な dp9 パッチをインストールした後にインストールする必要があります。

この問題は、Quartus® II ソフトウェアの 12.1sp1 バージョンで修正され、デバイスは 12.0sp2 にパッチが適用されます。

関連記事

関連製品

本記事の適用対象: 15 製品

Arria® V SX SoC FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。