記事 ID: 000084806 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/06/28

Arria V、Cyclone V、および Stratix V デバイスにおける DDR2 および DDR3 インターフェイスのキャリブレーション・エラーの可能性

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR2 および DDR3 製品に影響を与えています。

特定のデバイスとボードのスキューの組み合わせが生じる場合があります キャリブレーション・エラー。キャリブレーション・エラー時に EMIF デバッグ ツールキットで以下のエラーが報告される場合があります。

Error: Read Calibration - No working DQSen phase found

このエラーは、キャリブレーション・ルーチンに障害が発生していることを示している可能性があります。 を選択して DQS を完了するとキャリブレーションが有効になります。

この問題は DDR3 インターフェイスで発生する可能性が高くなります。 667MHz 以上の動作周波数で動作します。

解決方法

この問題の回避策は、デバイスのパッチをダウンロードすることです。 こちらから入手できます:http://www.altera.com/support/kdb/solutions/rd06202012_726.html.

この問題は今後修正される予定です。

関連製品

本記事の適用対象: 3 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。