記事 ID: 000084802 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/12/01

ForLoop ブロック fl 出力が不正です

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ForLoopブロック fl 出力が正しく動作しない これは使用できません。出力に接続する可能性があります v この問題 ブロックを使用するすべてのデザインに影響します ForLoop 。デザイン 失敗。

    解決方法

    この問題を回避するには、メインのカウンター出力 c を使用し、 ループの初期値と外部で比較します。この問題は DSP Builder v13.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。