詳細
Quartus® II ソフトウェアの問題により、ModelSim* シミュレーション・ソフトウェアはステート・マシン・エディターで作成された SystemVerilog コードをコンパイルする際にこのエラーを生成する場合があります。ステート・マシン・エディターによって作成されたコードは、SystemVerilog の仕様に準拠していません。ただし、Quartus® II 合成ではこのコードのエラーは生成されません。
解決方法
問題を回避するには、ステート・マシン・エディターで作成した SystemVerilog コードを編集してください。シグナルの宣言を次のような変数タイプに変更 reg します。
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。