記事 ID: 000084790 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2015/12/17

Cyclone V デバイスの差動ピンに対するクロストークと SSN の比率を下げる方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

添付 資料 では、インテル® Quartus® II ソフトウェアのディファレンシャル・ピンに対するクロストークの割合 (%) と同時スイッチング・ノイズ (SSN) の割合 (%) (%) を、Cyclone® V デバイスを対象とする方法について説明します。

 

解決方法

 

関連記事

関連製品

本記事の適用対象: 6 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。