詳細
IP バージョン 7.2SP3 以前のバグにより、DDR2 メモリーの初期化中に差動 DQS モード・レジスターが正しく設定されません。
そのため、DDR2 メモリーはシングルエンド DQS モードのシグナリングのみを使用し、同時にStratix® III デバイスはディファレンシャル・モードに設定されています。
これにより、読み取りと書き込みの両方のタイミングが低下します。
シングルエンドのみがサポートされるため、DDR SDRAM は影響を受けません。
ディファレンシャル・モードのみがサポートされるため、DDR3 SDRAM は影響を受けません。
差動 DQS モードがサポートされていないため、Stratix II シリーズ以前のデバイスは影響を受けません。
このバグは Quartus® バージョン 8.0 で修正されています。® II ソフトウェアと IP。
ディファレンシャル DQS モードが必要な場合は、Stratix III DDR2 IP をアップグレードして再生成する必要があります。