記事 ID: 000084764 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix® EP1S40 デバイスで FPLL を使用する場合、Quartus® II バージョン 4.0 SP1 で高速 PLL (FPLL) 補償値に変更がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい、Quartus*® II ソフトウェア・バージョン 4.0 以前では、コーナー FPLL を使用する場合は 400ps、サイド FPLL を使用して RCLK ネットワークを駆動する場合は 1.99ns で、地域クロック・ネットワークの遅延を過剰補償していました。Quartus® II バージョン 4.0 SP1 はこのバグを修正しました。FPLL を使用して GCLK ネットワークを推進しているお客様は、Quartus® II バージョン 3.0 SP1 以降を使用しても、この過剰補償は表示されません。

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。