記事 ID: 000084748 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Quartus® II プロジェクトでラピッド・リコンパイルが有効になっているとき、QDR II インターフェイスでセットアップ・タイミング違反が発生するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 11.0 SP1 以前のラピッド・リコンパイル機能の問題により、DDIO 入力レジスター (I/O セルに実装) からFPGAのコアに交差するパスで、QDR II インターフェイスでタイミング違反が発生することがあります。

一般的に障害が発生したパスの例を以下に示します。

差出人：
|memphy_top_inst|umemphy|uio_pads|uread_pads|read_capture[0].uread_dq_dqs|input_dq_3_ddio_in_inst|regouthi

宛先：
|memphy_top_inst|umemphy|uread_datapath|read_buffering[0].read_subgroup[1].uread_fifo|data_stored*

この問題を回避するには、ラピッド・リコンパイル機能をオフにします。

この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

解決方法

 

関連記事

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。