記事 ID: 000084724 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Arria GX ピン接続ガイドライン: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題10001789:  バージョン 1.0

DCLK の推奨される接続ガイドラインに誤って記載されているのは、「 UUID モードでは、このピンがフローティングしないように DCLK を VCC に接続する必要があります」と記載されています。この場合、「 NUMA モードでは、DCLK は 10K 抵抗を介して VCC に接続して、このピンのフローティングを防止する必要があります」と記載されています。

解決方法

解決された問題:

問題10001967: バージョン 1.0

ピン接続ガイドラインでは、Arria® GX デバイスファミリーで RUP4、RDN4、RUP7、RDN7 が利用可能であることを誤って示しています。

Arria GX デバイスは、キャリブレーションによるオンチップ終端をサポートしません。

関連製品

本記事の適用対象: 1 製品

Arria® GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。