記事 ID: 000084706 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

MAX® II パラレル・フラッシュ・ローダー (PFL) を使用してフラッシュデバイスをプログラミングした後に検証エラーが発生するのはなぜですか?

環境

  • MicroBlaster™ ファスート・パッシブ・パラレル・ソフトウェア・ドライバー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 5.1 SP1 は、PFL を介してフラッシュデバイスをプログラミングした後にこの検証エラーを発行します。1. フラッシュ・データ・バスの幅が 8 ビットとして選択され、2. フラッシュ・アドレス・バスの最重要ビット (MSB) が 1 Quartus® II ソフトウェア・バージョン 5.1 SP1 で、フラッシュデバイスのアドレスに必要なビット数を誤って計算しています。 フラッシュデバイスが正しくアドレス指定されていない可能性があります。

    この問題は、Quartus® II ソフトウェア・バージョン 6.0 から修正されています。

    Quartus® II ソフトウェア・バージョン 5.1 SP1 については、パッチ 1.01 のAltera®・アプリケーションにお問い合わせください。

    関連製品

    本記事の適用対象: 1 製品

    MAX® II CPLD

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。