記事 ID: 000084696 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

自動ロックモードで構成されたStratix® IV GX/GT トランシーバー CDR が、PCIe モード以外の他のモードでrx_freqlocked信号をアサートし続けるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® IV GX/GT CDR ユニットが、PCIe モード以外の他のモードで信号のアサートを維持 rx_freqlocked している理由については、 Stratix IV GX エラッタシート (PDF) および Stratix IV GT エラッタシート (PDF) を参照してください。

    解決方法

    Quartus® II ソフトウェア・バージョン 9.1 SP2 および 10.0 SP1 向けのソフトウェア・ソリューションを提供するパッチが利用可能です。以下のリンクから適切なパッチをダウンロードしてインストールします。この問題を解決するソフトウェア・ソリューションは、10.0 SP1 より新しいバージョンの Quartus® II ソフトウェアに完全に統合されているため、パッチのインストールは必要ありません。

    なお、ソフトウェア・パッチは、以下に示す特定の以前のパッチと互換性がありません。互換性のないパッチのいずれかを使用している場合は、図 1 および後述のリセットシーケンスに関連する代替ソリューションを確認するか、互換性のあるパッチが必要な場合は、mysupport.altera.com にサービスリクエストを提出してください。

     

     

    トランシーバーが基本モードで構成されており、SATA や SAS プロトコルなどの信号が rx_signaldetect 必要な場合は、パラメーター・エディターを再実行し、IP 機能を再生成し、デザインを再コンパイルする必要があります。コマンドラインから以下を実行して、パラメーター・エディターを介さずに IP 機能を再生成することもできます。

    qmegawiz -silent

    ここでaltgx_fileは、IP 機能バリエーションファイルの名前です。

    トランシーバーが PCIe モード以外の他のモードで構成されており rx_signaldetect 、信号が必要ない場合は、フルコンパイルを実行することなく、Quartus® II ソフトウェア・アセンブラー・ステップを再実行できます。

    代替ソリューション

    上記のソフトウェア・ソリューションの代替として、以下に説明し、図 1 の波形に示されているリセット・シーケンス・ソリューションを適用して、問題を解決できます。

    図 1。シーケンス波形のリセット

    1. rx_analogreset信号と信号をrx_digitalreset アサートします。
    2. トランシーバーがリファレンス・ rx_freqlocked[0..n-1] クロックにロック (リファレンスへのロック) していることを示す信号は低くなります。
    3. 信号をデアサートします rx_analogreset 。信号をデアサートする前に、データがレシーバーの入力に存在していることを確認します rx_analogreset
    4. rx_freqlocked[0..n-1]トランシーバーがデータにロックされていることを示して、信号は高くなります。
    5. 最後rx_freqlockedの信号が高くなってから約 4 μs (t LTD_Auto)、信号をデアサートしますrx_digitalreset

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。