記事 ID: 000084692 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/01/29

Time Optimizer タイミング・アナライザーが、使用しているクロックに加えて、Altera_PLL メガファンクション用に生成された 8 つのクロックを報告するのはなぜですか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Altera_PLL メガファンクションを使用するデザインの場合、Time Customization タイミング・アナライザー ・レポート・クロック ・タスクは、デザインで使用したクロックに加えて、8 つの追加クロックを表示します。これらのクロックは、PLL の VCO の 8 タップを表し、すべてのフラクチャブル PLL で報告されます。 ALTPLL メガファンクションを使用するデバイスファミリーには、フラクチャブル PLL がありません。これらの追加クロックを報告しません。8 個の追加クロックには、次のクロック名が付いています。

    |fpll|vcoph[0..7]

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。