クリティカルな問題
詳細
次を生成する際にユーザー 0 クロック周波数に問題がある可能性があります。 Arria V SoC デバイス用のArria V / Cyclone V ハード・プロセッサー・システム・コンポーネント I3 スピードグレード。これらのデバイスでは、 コンフィグレーション/ HPS-to-FPGA ユーザー 0 クロック周波数 パラメーター ~ 125.0 MHz、Qsys はクロック周波数の高いコンポーネントを生成します。 以下のような警告:
"Configuration/HPS-to-FPGA user 0 clock frequency" (desired_cfg_clk_mhz) requested 125.0 MHz, but only achieved 131.25 MHz
結果として生じるクロック周波数が 125 MHz を超える場合、U-boot を使用して raw バイナリーファイル(.rbf)を使用してFPGAを設定します。
解決方法
コンフィグレーション/HPS-to-FPGA・ユーザー 0 クロック周波数を 123 MHz に設定 以下を選択してください。