記事 ID: 000084664 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/04/17

Cyclone V デバイスのハード・プロセッサー・システムのコールドおよびウォームリセット (nPOR、nRST) の最小パルス幅は?

環境

  • リセット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 ハード・プロセッサー・システムのコールドおよびウォームリセット (nPOR、nRST) の最小パルス幅は、Cyclone® V デバイスで 6 つの oscilator 1 (osc1) クロックサイクルです。osc1 クロック範囲は 10 ~ 50 MHz です。
    解決方法 この情報は、Cyclone V ハンドブックの次のバージョンに追加されます。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。