記事 ID: 000084651 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/04/05

トリプル・スピード・イーサネットの読み取りトランザクションが不正なデータを返すのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

「トリプル・スピード・イーサネット IP コアを複数のマスターで使用し、両マスターが同時に読み取りを試みると、2 回目のトランザクションで不正なデータが返されます。」

トリプル・スピード・イーサネット IP コアでは、トランザクションをバックツーバックする際に問題があります。この問題は、複数のマスターがこのコアにアクセスする場合にのみ発生します。この問題は、Quartus® II ソフトウェアの新しいバージョンで修正される予定です。

この問題は、カスタム・コンポーネントをトリプル・スピード・イーサネットの前に配置することで回避できます。これにより、トランザクションのバックツーバックの間にクロックサイクル遅延が追加されます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。