記事 ID: 000084640 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/03/19

エラー:System.DUT.config_tl/APPS.config_tl:信号tl_cfg_stsの幅はDUT.config_tlで73ですが、APPS.config_tl幅は123です

環境

    インテル® Quartus® II サブスクリプション・エディション
    Arria® V PCI Express* のハード IP インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express リファレンス・デザイン向け Arria® V および Cyclone® V ハード IP で、パラメーター「関数の数」を APPS (Altera の DMA) コンポーネントの 1 より大きい値に設定すると、Qsys は次のエラーメッセージを報告します。

エラー:System.DUT.config_tl/APPS.config_tl:信号tl_cfg_stsはDUT.config_tlで幅73ですが、APPS.config_tlでは幅123です。
エラー:System.DUT.config_tl / APPS.config_tl:信号cpl_pendingはDUT.config_tlの幅3ですが、APPS.config_tlの幅は8です。

解決方法

PCI Express コア向け Arria® V および Cyclone®V ハード IP は多機能をサポートしていますが、APPS コンポーネントには多機能をサポートしない DMA エンジンがあります。

この問題は修正されません。

関連製品

本記事の適用対象: 8 製品

Arria® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V GT FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。