記事 ID: 000084616 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/02/09

ALTDQ_DQS2メガファンクション使用時にランダム読み込みエラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのALTDQ_DQS2メガファンクションの問題により、DQS ロジックブロックの出力に不具合が発生する可能性があり、PVT テストの実行時にランダム読み込みエラーが発生する可能性があります。次の 3 つの条件がすべて当てはまる場合、デザインに影響が出る場合があります。

    1. カスタムプロトコルはストロボベースで、ALTDQ_DQS2 MegaWizard™ GUI で キャプチャーストロボの双方向オプション が有効になっています。


    2. [DQS] 有効ブロックが使用され、ALTDQ_DQS2 MegaWizard GUI で [ キャプチャーストロボ有効] オプションが有効になります (Arria® V GZ および Stratix® V ファミリーのみに適用)。

    3. メモリー周波数が影響のある範囲で動作している場合:

    • Cyclone® V E/GX/GT/SE/SX/ST > SoC: すべての周波数

    • Arria® V GX/GT/SX/ST > SoC: すべての周波数

    • Arria® V GZ: < 445MHz

    • Stratix® V (-1/-2 スピードグレード): <480MHz

    • Stratix® V (-3 /-4 スピードグレード): <445MHz


    解決方法

    デザインに影響がある場合、Alteraは次の回避策を推奨します。回避策としてインテル® Quartus® ソフトウェアをアップグレードする必要があります。

    • Arria® V (GZ を除く) およびCyclone® V ファミリーの場合: インテル® Quartus® ソフトウェア・バージョン 14.0 以降にアップグレード

    • Arria® V GZ およびStratix® V ファミリーの場合: Quartus® ソフトウェア・バージョン 13.1 以降へのアップグレード

     

    アプリケーションの PDF ファイルALTDQ_DQS2_DQS_Logic_Block 回避策を参照してください。

     

    関連製品

    本記事の適用対象: 3 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。