記事 ID: 000084603 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/05

Quartus® II ソフトウェアが、インテル® Arria® 10 デバイスの CDR/CMU PLL と TX 専用チャネルのトランシーバー Avalonメモリーマップド・インターフェイスを自動的にマージできないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアは、インテル® Arria® 10 デバイスでのトランシーバー Avalon®メモリーマップド・インターフェイスの自動マージをサポートしていません。デザインに CDR/CMU PLL と TX 専用チャネルが含まれている場合、フィッターエラーが発生することがありますが、これらはマージして 1 つのトランシーバー・チャネルに配置できます。デフォルトでは、CDR/CMU PLL と TX 専用チャネルは、2 つの異なるトランシーバー・チャネルにマッピングされます。

解決方法

この問題を回避するにはQuartus® II 設定ファイル (.qsf) に以下の割り当てを追加します。

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <CDR/CMU PLL バリエーション名>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL バリエーション名>|*"

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。