記事 ID: 000084595 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/02/08

NC-Sim を使用して、Stratix V デバイスを対象としたデザインのフィット後 VHDL 機能シミュレーションを実行する場合、 Agileboration エラーが発生する可能性があります。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Cadence® NC-Sim を使用して実行する場合 次を対象としたデザインのフィット後 VHDL 機能シミュレーション STRATIX V ファミリーのメンバーであり、RAM を使用している場合、エラーが生じます。 コンポーネント宣言パラメーターとアーキテクチャーの場合に生じる可能性があります。 パラメーターの順序が変更されています。

    解決方法

    -namemap_mixgenこのコマンドでオプションを使用 ncelab します。 コンポーネント宣言パラメーターに適合するよう NC-Sim に指示する およびアーキテクチャーのパラメーターは名前に基づいています。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。