記事 ID: 000084588 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix V デバイスにLVDS_E_3Rを使用する場合の Rs および Rp の抵抗器の値は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Rs および Rp の抵抗器の値は、Stratix® V デバイスにLVDS_E_3Rを使用する場合、それぞれ 120 の势势と 170 の势卉を示します。

この情報は、Stratix V ハンドブックの今後のリリースに追加されます。

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。