記事 ID: 000084587 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/12/11

ATX PLL および Soft Reset Controller with Gen2 Arria V GZ PCI Express* IP コアのハード IP を使用する際のリンク・トレーニングの問題

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    AtX PLL および Gen2 Arria V GZ ハード・ソフト・リセット・コントローラーを使用している場合 PCI Express IP コアの IP では、リンクのトレーニング速度が表示される場合があります 変更の問題。この問題は、この設定が正しくないために発生します。 ソフトオフセットの代わりに起動時にハードオフセットキャンセルを使用 キャンセル。

    解決方法

    回避策は、CMU PLL とハードリセットを選択することです。 PCI Express* 向け第 2 世代Arria V GZ ハード IP 用コントローラー IP コア。

    関連製品

    本記事の適用対象: 1 製品

    Arria® V GZ FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。