記事 ID: 000084550 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/10/09

Cyclone V SoC デバイス向け HPS Qsys システムにおける無効なピン・マルチプレクシング構成

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ターゲットの Qsys にハード・プロセッサー・システム (HPS) を作成する場合 U19 パッケージと 484 ピンカウントのCyclone V SoC デバイス、 次のペリフェラルピン・マルチプレクシング・パラメーターの設定を以下に示します。 Qsys はコンパイルエラーとなる可能性があります。

    • セキュア・デジタル / マルチメディアカード (SD/MMC) を使用する場合 デザインに 8 本のデータピンを含むコントローラー、または
    • USB0 コントローラーを有効にした場合、または
    • キューに入れられたシリアル・ペリフェラル・インターフェイス (QSPI) を有効にする場合 QSPI ピン・マルチプレクシングを HPS に設定したフラッシュ・コントローラー I/O Set 1 および QSPI モード を 2 つのスレーブに設定 (2 SS)以上を選択します。
    解決方法

    HPS Qsys システムには次の制限があります。 念頭に置いて:

    • ピン MIXED1IO21、FLASHIO4、FLASHIO5、FLASHIO6、 および FLASHIO7 は U19 パッケージでは利用できません。
    • U19 パッケージは、最大で SD/MMC コントローラーのみをサポートします。 4 本のデータピンに接続します。
    • USB0 コントローラーを有効にしないでください。U19 パッケージは USB0 コントローラーをサポートしています。代わりに USB1 コントローラーを有効にします。 SDR モードを使用します。
    • HPS I/O セット 1 を使用して QSPI フラッシュ・コントローラーを有効にする または HPS I/O 0 を任意の数の SS で使用してください。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。