記事 ID: 000084549 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/04/29

PLL のロックされたポートは、入力基準クロックへのロック取得処理中に切り替わりますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PLL への入力基準クロックが安定していると仮定すると、PLL がロックを確立している間、PLL ロックされた信号は切り替えられません。 Stratix® V、Stratix IV、Stratix III、Arria® 10、Arria V、Arria II、Cyclone® V、Cyclone IV およびCyclone III デバイスの汎用 PLL には、ロックされたポートの切り替えが妨げるハード化されたオファクシス・フィルターが搭載されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。