記事 ID: 000084534 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/11

SOPC Builder のシステム生成は最初の試行で成功したが、Quartus® II で連続する試行に失敗するのはなぜですか?エラーが発生すると、SOPC Builder はシステム生成中に「情報: 追加設定なし:」でハングアップします。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この問題は、UniPHY、 Quartus® II ソフトウェア・バージョン 10.0 または 10.0 SP1 でUniPHY、QDR II およびRLDRAM IIコントローラーを搭載した UniPHY ベースのメモリー・インターフェイス IP コア(UniPHY、QDR II、QDR II SRAMコントローラーなど) を UniPHY ベースのメモリー・インターフェイス IP コアにインスタンス化した場合に発生します。

 

この問題の一時的な回避策は、SOPC Builder を再送信するたびに、Quartus® II ソフトウェア・プロジェクト・ディレクトリー内のすべての UniPHY ソースフォルダーにある RTL フォルダーを削除することです。

 

この問題は、Quartus® II バージョン 10.1 で修正されています。

 

 

解決方法

この問題は、Quartus® II バージョン 10.1 で修正されています。

関連製品

本記事の適用対象: 4 製品

Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。