記事 ID: 000084525 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/04/01

Quartus® II 統合合成は Verilog HDL のネストされた ifndef ステートメントをサポートしていますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Quartus® II 統合合成バージョン 11.1 SP2 以前では、Verilog HDL のネストされた ifndef ステートメントはサポートされていません。ネストされた ifndef ステートメントを使用すると、Quartus® II 統合合成中に Verilog HDL または構文エラーが生じる場合があります。

解決方法

これらのエラーを回避するには、Quartus® II 統合合成を使用して Verilog HDL にネスト'ifdef または'ifndef ステートメントを使用しないでください。

この問題は、Quartus® II ソフトウェア・バージョン 12.0 から修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。