記事 ID: 000084514 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/26

MAX®10 内蔵オシレーターから生成されたクロック信号には、どのタイミング制約を適用すればよいですか?

環境

  • インテル® Quartus® II ソフトウェア
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Max® 内蔵オシレーターの構成に応じて、以下の 2 つのタイミング制約のいずれかを適用する必要があります。

    クロック周波数を 116MHz に設定する場合:

    create_clock -name test -period 116MHz [get_pins -compatibility {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

    クロック周波数を 55MHz に設定する場合:

    create_clock -name test -period 55MHz [get_pins -compatibility {<instancve へのパス>|int_osc_0|oscillator_dut|clkout}]

    解決方法

    この制約は、Quartus® II ソフトウェアの今後のリリースで自動的に追加される予定です。

    この問題は、インテル® Quartus® ソフトウェア・バージョン 15.0 で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。