詳細
トランシーバー は、誤 ったシミュレーション・モデルが原因で 、Cyclone® IV GX デバイスのシミュレーション中にrx_analogresetがアサートされている場合に信号のデアサートをpll_lockedします。
トランシーバー のrx_analogreset 信号は MPLL を誤ってリセットし、Quartus® II ソフトウェア・バージョン 9.1-SP2 で pll_locked 信号をデアサートします。
この問題を解決するには、以下のパッチが利用可能です。
- Windows 用 Quartus® II ソフトウェア・バージョン 9.1-SP2 パッチ 2.38
- Linux 用 Quartus® II ソフトウェア・バージョン 9.1-SP2 パッチ 2.38
- Quartus® II ソフトウェア・バージョン 9.1-SP2 パッチ 2.38 Readme ファイル
この問題は、インテル® Quartus® Prime ソフトウェア v16.0 で修正されています。
解決方法
この問題は、Quartus® Prime 開発ソフトウェア 16.0 で修正されています。