記事 ID: 000084498 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/08/22

derive_pll_clocks使用時に ALTPLL のクロック制約が正しくないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.0 および 16.0 アップデート 1 の問題により、derive_pll_clocksによって生成された制約でフェーズ値が不正である可能性があります。これは ALTPLL IP を使用する際に生じます。
解決方法 この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.0 Update 2 から修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。