記事 ID: 000084447 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/04

RLDRAM または QDR インターフェイスを含むプロジェクトがフィッターで停止するのはなぜですか?

環境

    インテル® Quartus® II ソフトウェア
    RLDRAM 3 UniPHY インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアの問題により、Quartus® II ソフトウェアにピンを自動配置させると、フィッターステージ中にコンパイルが完了しない場合があります。この問題は、RLDRAM II、RLDRAM III、QDR、または QDR II を使用する際に、フィッターが異なるインターフェイスの複数のストロボピンまたはデータマスク (DM) ピンを同じ x4 DQ/DQS グループに配置することが原因で発生します。

解決方法

この問題を回避するには、ストロボ ピンと DM ピンを異なる x4 DQ/DQS グループに手動で配置します。

この問題は、Quartus® II ソフトウェア・バージョン 13.0 で修正されています。

関連製品

本記事の適用対象: 18 製品

Arria® II GX FPGA
Arria® II GZ FPGA
HardCopy™ IV GX ASIC デバイス
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
HardCopy™ III ASIC デバイス
HardCopy™ IV E ASIC デバイス
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。