記事 ID: 000084445 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2014/11/26

PCIe* のStratix® V インテル FPGA IPを再生成するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • Arria® V PCI Express* のハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.1 以前の問題により、Stratix® V FPGA・プロジェクトを開かずに IP パラメーター・エディターを開いた場合、PCIe* の IP を再生成するときに次のエラーが表示される可能性があります。

    エラー: シミュレーション・モデル生成に失敗しました: <インストール・パス>//sopc_builder/bin/ip-make-simscript --spd=<プロジェクト・パス>/<instance name>.spd --output-directory=<project path>/<instance name>_sim

    解決方法

    この問題を回避するには、IP パラメーター・エディターを起動する前に、Stratix V FPGA・プロジェクトを開くか、作成します。

    この問題は、Quartus® II ソフトウェア・バージョン 13.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。