記事 ID: 000084411 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

アプリケーションノート 141 Excalibur ソリューション - SDRAM コントローラーを使用して、表 2 は、どのアドレスビットが SDRAM 行アドレスで、どれが列か

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    AN141 の表 2 では、8x11、および 10x12 の 2 つの SDRAM アドレス構成が示されています。各コンフィグレーションでは、上行のビットは行アドレスを、下の行のビットは列アドレスを示します。

    EPXA デバイスの SDRAM コントローラーのアドレスビットは、常にビット 2 から次の順序でマッピングされます。

    • 列のアドレス
    • 銀行の住所
    • 行アドレス

     

    解決方法

    アドレス・ビット 1..0 は、バイトマスク・イネーブル・ピン DQM[3..0] のデコードに使用されます。

    関連製品

    本記事の適用対象: 1 製品

    Excalibur™

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。