記事 ID: 000084362 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

Stratix IV およびArria II GX トランシーバーで電源を入れた後にトランスミッター PLL および / または CDR がロックされないのはなぜでしょうか。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Alteraインテル® Quartus® II ソフトウェア・バージョン 9.0 SP2 以前のバージョンを使用してコンパイルされたデザインでこの問題を特定しています。

    影響を受けたデバイス- STRATIX® IV GX、Stratix® IV GT、Arria® II GX

    解決方法 - すべてのデザインで、以下の 2 つのケースを除き、Quartus® II ソフトウェア・バージョン 9.0 SP2 の上に次のパッチをダウンロードし、デザインを再コンパイルします。

    Windows* -

    Quartus® II ソフトウェア・バージョン 9.0 SP2 Windows* Patch 2.53

    Linux * - Linux*

    Quartus® II ソフトウェア・バージョン 9.0 SP2 Linux* パッチ 2.53

    例外ケース 1:デバイスの両側にインスタンス化されたすべてのトランシーバー・チャネルは、「トランスミッターのみ」として構成され、ダイナミック・リコンフィグレーション・コントローラーに接続されていません (altgx_reconfig Megafunction)

    例外ケース 2: デバイスの左側にトランシーバー・チャネルがインスタンス化されることはありませんが、左側にある 1 つ以上の専用 refclk ピンがクロック入力ピンFPGA使用されます。デバイスの右側にも同じケースが適用されます。

    例外ケース 1 およびケース 2 の解決方法: 例外ケース 1 またはケース 2 に記載されている条件を満たすデバイスの両側に、スマネシー受信チャネルをインスタンス化します。上記のリンクを使用してパッチをダウンロードします。インテル® Quartus® II ソフトウェア・バージョン 9.0 SP2 にパッチをインストールし、デザインを再コンパイルします。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。