記事 ID: 000084351 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/01

インテル® Arria® V、Cyclone® V、Stratix® V デバイス向けに、PLL リコンフィグレーション向けに生成された mif ファイルに関する既知の問題はありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Altera_PLL Megawizard を使用して、Arria® V、Cyclone® V または Stratix® V デバイス向けのメモリー初期化ファイル (.mif) を生成する場合、生成されたファイルには不正なデータ帯域幅フィールドが含まれます。

    解決方法

    DATA 帯域幅フィールドを正しい値に更新します。 フィールドの位置は、表 7/661: Altera PLL および Altera PLL リコンフィグレーション IP コアによるフラクショナル PLL リコンフィグレーションの実装 に示されています。適切な帯域幅設定は 、PLL リコンフィグレーション・カリキュレーター を使用して確認できます。

    関連製品

    本記事の適用対象: 14 製品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。