記事 ID: 000084335 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/25

ハーフレート DDR または DDR2 Altmemphy データパスは、Stratix III およびStratix IV デバイスでインターリーブできますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、Stratix® III およびStratix IV デバイスでは、ハーフレートの再同期クロックは、IOE 内の 1 つの DQ グループから次の DQ グループに直接カスケードされます。したがって、Altera Altmemphy を使用するハーフレート・データパスは、相互にインターリーブすることはできません。

この要件は、フルレートの Altmemphy データパスには影響しません。詳細については 、AN 435: Stratix III およびStratix IV デバイスでの DDR および DDR2 SDRAM の使用 (PDF) を参照してください。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。