記事 ID: 000084332 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/04/03

いずれかのクロックが利用できない場合、手動クロック・スイッチオーバーを使用するためのオプションは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

大部分のデバイスファミリーでは、手動によるクロックの切り替えには、両方のクロックを実行する必要があるとハンドブックに記載しています。

  • 手動クロック・スイッチオーバー・イベントを開始するには、clkswitch 信号が高くなるときに、inclk0 と inclk1 の両方を実行する必要があります。この要件を満たしていないと、クロック・スイッチオーバーが正しく機能しません。

この要件により、プライマリー・クロックに障害が発生した場合にバックアップ・クロックに切り替える必要があるクロック冗長アプリケーションでは、手動クロック・スイッチオーバーを使用できません。

解決方法

クロック冗長化が必要な場合は、自動クロック・スイッチオーバーを使用できますが、FPGAが設定されている場合は両方のクロックが動作していることを確認する必要があります。 この要件を満たさない場合は、PLL のクロック・スイッチオーバー機能を無効にし、入力ピンと PLL の間のクロックパスにクロック制御ブロックをデザインに挿入することができます。 これにより、クロックの動作を必要とせずに、2 つのクロックピンの間で手動で選択できます。

なお、入力パスにクロック制御ブロックを挿入すると、PLL を供給するクロックはグローバル・ネットワーク経由で駆動されるため、ジッターが増加し、クロックパスを完全に補償することはできません。

関連製品

本記事の適用対象: 25 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。