記事 ID: 000084328 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/01/14

エラー: スクリプト・generate_ed.tcl の実行中のエラー: <example design="">: 不明なインターフェイスseq_debugエクスポートを試みたインターフェイス・if0.seq_debug</example>

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、EMIF オンチップ・デバッグ・ツールキット・インターフェイス・タイプが内部 (JTAG) に設定されている場合、UniPHY 搭載 DDR3 コントローラーのサンプルデザインを生成する際に、このエラーメッセージが表示される可能性があります。

    解決方法

    回避策は、オンチップデバッグ設定を Internal (JTAG) から Shared に変更することです。これにより、接続する必要のないAvalon®スレーブ・インターフェイスが生成されます。

    この問題は、インテル® Quartus® Prime ソフトウェアのバージョン 13.0 で修正されました。

    関連製品

    本記事の適用対象: 20 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。