記事 ID: 000084324 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/28

Quartus® II ソフトウェア・バージョン 11.1 で derive_pll_clocks コマンドを使用している場合、Cyclone IV GX PCI Express デザインのトランシーバー・クロックが正しく生成されないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 11.1 の問題により、 derive_pll_clocks このコマンドは IV GX PCI Express デザインに必要なすべてのクロックCyclone®生成できない場合があります。Time Drew タイミング・アナライザーに以下のような警告が表示される場合があります。

    Warning (332087): The master clock for this clock assignment could not be derived.
    Clock: |hiptxclkout was not created.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0 Reason:
    Clock derived from ignored clock: |transmit_pcs0|hiptxclkout.  Clock assignment is being ignored.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout Reason:
    Clock derived from ignored clock: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0.  Clock assignment is being ignored.

    この問題により、一部のトランシーバー・クロックがデザインに正しく制約されていない可能性があり、ハードウェアで IP が正しく機能しない場合があります。

    解決方法

    Quartus® II ソフトウェア・バージョン 11.1 でこの問題を解決するためのパッチが利用可能です。下記の該当するリンクから Patch 0.09 をダウンロードしてインストールします。

    この問題は、Quartus® II ソフトウェア・バージョン 11.1 SP1 から修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。