記事 ID: 000084309 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/09

Stratix III PLL 出力をデバイスの出力ピンに直接配線した後に、Quartus® II ソフトウェアで致命的エラーが発生する原因について

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.1 以前の問題により、Stratix® III PLL クロック出力をデバイスの出力ピンに直接接続すると致命的なエラーが発生する場合があります。

解決方法

このエラーを回避するには、次のいずれかの方法で行ってください。

  • 接続を削除します。
  • PLL 出力クロックを使用して、\1\' に接続された DDIO 出力レジスターステージdata_hポートと\0\'に接続されたポートのdata_lクロックを実行します。その結果、クロック信号は DDIO 出力ステージを介して伝達されますが、ピンへの直接接続は解除されます。

この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。