記事 ID: 000084292 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/11/02

PCI Express IP コア向けハード IP のAvalon-ST バリアントの出力ポート定義をスケーラーからベクトルタイプに変更

環境

    インテル® Quartus® II サブスクリプション・エディション
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

以下の出力ポートは、Quartus® II ソフトウェアのバージョン 14.0 で「スマ」と定義されています rx_st_eop, rx_st_err, rx_st_sop, rx_st_valid, tx_st_eop, tx_st_err, tx_st_sop, tx_st_valid 。これらのポートは、Quartus® II ソフトウェアの 15.0 バージョンのベクトルとして定義されます。

解決方法

この変更は Verilog HDL には影響しません。VHDL の場合 std_logic_vector (0 downto 0) 、15.0 から始まる構文を使用してベクトルとしてこれらのポートを再定義する必要がある場合があります。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。