記事 ID: 000084290 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

Stratix II デバイスは水平 I/O ピンの差動 HSTL および差動 SSTL I/O 規格に対応できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。このソリューションでは、Quartus® II ソフトウェア・バージョン 4.2 以降で、Stratix® II の疑似差動 HSTL および SSTL I/O 規格を設計する方法を説明します。

疑似差動 HSTL および SSTL には以下の規格があります。各シングルエンド HSTL および SSTL 規格に対応する差動規格があります。

差動 1.5 V HSTL クラス I および II
差動 1.8 V HSTL クラス I および II
差動 SSTL-18 クラス I および II
差動 SSTL-2 クラス I および II
 

入力ピン

入力ピンの場合、Quartus® II ソフトウェアの LVDS I/O 標準アサインメントを使用して差動入力バッファーを実装します。


出力ピン

出力ピンの場合、負のピンは正のピンと同じ I/O 規格でデザインファイル内で手動で反転する必要があります。正の出力ピンを供給するのと同じ内部信号を使用しますが、差動 HSTL または SSTL 出力ペアの負の出力ピンを供給する前に、必ず信号を反転してください。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。