Stratix® III または Stratix IV デバイス PLL でゼロ遅延補償 (ZDB) を使用する場合、双方向ピンをインスタンス化し、PLL の fbmimicbidir ポートに接続する必要があります。この双方向ピンは、左 / 右 PLL の場合はPLL_FB_CLKOUTp ピン、トップ / ボトム PLL の場合はPLL_FBp_CLKOUT1ピンに配置する必要があります。
PLL の補償出力クロックであるゼロ遅延バッファークロック出力は、左 / 右 PLL の場合はPLL_CLKOUTnピン、トップ / ボトム PLL では残りのPLL_CLKOUTピンのいずれかに配置する必要があります。
双方向の「Mimic」I/O ピンは常に有効ですが、Alteraボードに未接続を維持することを推奨します。 セカンダリー・クロックとして使用する場合、ゼロ遅延バッファー補償クロック出力と同じ位相関係はありません。タイミング・シミュレーションまたはタイミング解析を使用して、補償出力クロックとの位相関係を決定します。また、双方向の Mimic I/O ピンへの読み込みでも、ゼロ遅延バッファー・クロック出力のタイミングに影響が出ます。 これにより、ゼロ遅延バッファー・フィードバック補償モードが損なわれ、PLL ソースクロックとゼロ遅延バッファー補償出力クロック間で異なる位相シフト結果が生じる可能性があります。
この機能の詳細については、各デバイス・ハンドブック を参照してください。