記事 ID: 000084286 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/09/15

Arria 10 デバイスに「One 18 x 19 Multiplicationed with 36 ビット入力モード」DSP 機能を実装するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 この (またはその他の) 高度なArria® 10 DSP コンフィグレーションを実装するには、Quartus® II ソフトウェアで利用可能な HDL テンプレートを使用する必要があります。
解決方法

利用可能なテンプレートのリストについては、VHDL または Verilog HDL ファイルを右クリックし、[ テンプレートの挿入] を選択します。

次に VHDL または Verilog HDL を選択し、20nm デバイス用の DSP 機能>算術> DSP 機能を>フルデザイン

関連製品

本記事の適用対象: 4 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。