記事 ID: 000084279 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2012/08/30

PCIe HIP が反対側から TLP を受信するかどうかを確認する方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCIe® HIP (ルートポート) は、メモリー読み取り TLP をエンドポイントに送信し、PCIe HIP (ルートポート) はエンドポイントから完了 TLP を受信します。エンドポイントがメモリー読み取り / 書き込み TLP を PCIe HIP (ルートポート) に送信しても、その TLP が PCIe HIP のAvalon-ST インターフェイスに存在しない場合。この場合、PCIe HIP (ルートポート) が TLP をドロップするか、エンドポイントから TLP が送信されないか確認する必要があります。PCIe HIP の PIPE インターフェイス信号を確認して、PCIe HIP の PHY レイヤーで TLP を受信するかどうかを確認できます。

トリガー条件を以下のように設定してください。

test_out[24] (rxvalid) = '1'

test_out[23] (rxdatak) = '1'

test_out[22:15] (rxdata) = 'fb' (K28.7、TLP の開始)

 

トリガー条件が満たされない場合、エンドポイントが TLP を PCIe HIP (ルートポート) に送信しないことを意味します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。